使用JK触发器设计一个1110序列检测器,输出1表示序列输出正确

函数及其表示习题课 物理习题课敎案 如何上好习题课 初中数学习题课教案 数学分析习题课讲义 习题课怎么上 习题课教案 习题课 动能定理习题课 习题课教学设计

4. 用Verilog HDL描述一个代码转换电路要求洳下:(8分) (1)电路输入为8421码,电路输出为2421码; (2)电路具有一个高有效使能端; (3)电路有一个输出标志当使能无效或输入伪码时,该标志为1;否则为0 5. 用Verilog HDL描述一个8位数据并行传输时,符合奇校验约定的校验位发生器(5分) 6. 用Verilog HDL描述一个满足下列要求的计数器。(10分) (1)上降沿(0~47)10 加1计数; (2)电路具有一个低有效的异步清零端; (3)电路具有一个高有效的计数使能端; (4)电路具有一个高有效的循环进位(RCO)输出端 9. 用Verilog HDL描述一个余3码可逆计数器。当x=0时加1计数;当x=1时, 减1计数(8分) 10. 用Verilog

我要回帖

 

随机推荐